PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01082703 A

(43) Date of publication of application: 28:03.89

(51) Int. Cl	H03F 3/343			
(21) Application number: 82238709		(71) Applicant:	HITACHI LTD	
(22) Oate of filing: 25.09.87		(72) Inventor:	SAITO TAKASHI YAMAMURA HIDEO	


(54) BUFFER AMPLIFIER CIRCUIT

(57) Abstract

PURPOSE: To eliminate variation in output impedance by reducing the output impedance over a wide hand by adding a load capacitor to an output terminal, and using reverse Darlington-connected transistors(TR) as TRs and reducing emitter resistance until it can be ignored equivalently.

CONSTITUTION: The load capacitor C is added to the output terminal to reduce the output impedance in the high frequency hand. Parts 4 and 5 are connected to the output terminal, so negative feedback is provided and low output impedance is realized. The load capacity C connected to the output terminal reduces the output impedance over the wide hand at trequencies above the operation range of the TRs. Further, the circuit is very small in the internal resistance of the parts 4 and 5, so variation in the output impedance due to output current variation decreases.

COPYRIGHT: (C)1989, JPO&Japio



母公開特許公報(A) 昭64-82703

Mint Cl.4

證別記号

厅内整理番号

函公開 昭和64年(1989) 3月28日

H 03 F 3/343

Z-6658-5J

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 バツフア増幅回路

低発 明 者

創特 題 紹62-238709

4

20世 顯 昭62(1987)9月25日

斉

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生產技術研究所內

英 稳 母 明 者 山村

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生產技術研究所內

株式会社日立製作所 の出願 人

東京都千代田区神田竪河台4丁目6番地

弁理士 小川 勝男 外1名 配代 理 人

蔟

맺

1. 発明の名称 パッファ増福回路

2 特許請求の範囲

1. 入力端子を第1のトランジスタのペースに接 殺し、政第1のトランジスタのエミッタを第1 の抵抗を介して出力増子に、コレクタを第2の トランジスタのペースに接続し、上記第2のト ランジスタのペース・エミッタ間を抵抗を介し て接続すると共化エミックを第2の抵抗を介し て高電位電源化、コレクタを上記第1のトラン ジスタのエミッタK接続し、第3のトランジス **メのペース・エミック間を抵抗を介して接続す** ると共にエミックを上記出力増子に、コレクタ を第3の抵抗を介して上記高電位電源に接続し、 第4のトランジスクのペースを上記第2のトラ ンジスタのエミックに、エミック及びコレクタ をそれぞれ上記簿3のトランジスタのコレクタ 及びペースに接続し、上記出力増子に負荷容量 ℃を投放し、かつ上記出力増子と低電位電源間

化パイプス回路を袋積して放るパッファ増信回路。

3 発明の詳細な説明

(産業上の利用分野)

本発明はパッファ増福回路に保り、特に広い層 彼数範囲にわたり低い出力インピーダンスを実現 し、出力電圧の安定化を計ったパッファ増幅回路 に関する。

【従来の技術】

近年の電子復器においては、回路動作の高速化 が進度している。とのため電子回路の電流変化も 高速化され、その電力を供給する電源回路は出力 電流の高速な変化に対して安定な電圧を供給する 必要がある。具体的な回路図を挙げて説明すると、 例えば、第4個に示すよりな電源回路は、スイッ テS Wをオン、オフして負荷に以圧を供給するも ので、計画機器の基準包圧の切り替えや、高精技 のパルス競形の発生に使われる回路である。

通常、負荷が切り替わるか、あるいは変化して も益準電圧源の選狂が変化しないようにオペアン ブなどによるパッファ回路を用いて安定化を行っ

ている。すなわち、第5図に示すよりにオペアンプを付加すると出力インピーダンスが低くなるので出力電流が変化しても電圧の変動が起とらなくなる。

然るに、スイッテSTが、アBTやトランジス タなどで高速にオン、オフされると、オペアンプ ではその速度に迫従できないので基準電圧の変数 が生じるようになる。とれは、パッファ回路の出 カインピーダンスが、高い環波数にかいては高く なるためで、高層波破分を有する速度でスイッテ ングを行うと電圧変動が生じる。したがって、こ とで用いるパッファ回路としては広帯域にわたり 出力インピーダンスが低い回路が必要である。

第4図は従来のパッファ増福回路で、これは特別的 58-73214 号化記載されている技術であり、 との回路は食帰還回路とみることができる。トランジスタQ11は設差増福器、トランジスタQ2は出 力増短器となっていてトランジスタQ1のエミッ タが出力場子に抵続されることにより食帰還のループが形成され、この食帰還の作用により低出力

く設計できる。 とれはトランジスタが有効な利得を発生しているβ波数範囲で成立する。

〔発明が解決しようとする問題点 〕

上配従来の回路では、高級での出力インピーダンスの上昇が超とつてしまい、また出力インピーダンスが変動するなどの点について配慮がなされていない。

すなわち、トランジスタの動作範囲を超える高 周波にかいては出力インピーダンスは上昇する。 さた、出力インピーダンスが変動する点について は、エミッタの内部投抗で。が前配した式からも わかるように、エミック回路電液(出力電液)が 変化するとエミッタ内部投抗で。も変化し、出力 インピーダンスも変動する。とのため、高性能な 低インピーダンスパッファを要求された特にはと れを実現することができない。

本発明の目的は、上記問題を解決し、広帯域に わたり低出力インピーダンスで、特性変数の少な いパッファ増傷回路を提供するでとにある。

(問題点を解決するための手段)

インピーダンスとなる。との回路の出力インピー ダンスは次のように求められる。

トランジスタ \mathbf{Q}_1 、 \mathbf{Q}_2 の利得 $\mathbf{A}_{\mathbf{V}_1}$ 、 $\mathbf{A}_{\mathbf{V}_2}$ は

$$A_{V1} = \frac{R_B}{r_{o1}}$$
 . $A_{V2} = \frac{R_T}{r_{o2}}$

と表わされ、回路全体の利得 Ayoは

$$A_{V0} = A_{V1} \times A_{V2} = \frac{R_{B} \times R_{f}}{r_{a1} \times r_{a2}}$$

となる。 負婦還を施す前の出力インピーダンスは R_B であるので、出力インピーダンス 2₀ は

$$z_0 = \frac{R_B}{A_{VO}} = \frac{r_{o1} \times r_{o2}}{R_g}$$

と表わされる。

せたに、 r_{01} , r_{02} は トランジスク Q_1 , Q_2 の内部抵抗で、一般にエミック電流を l_3 とすれば次式で表わされる。

$$r_{\bullet} = \frac{4024}{I_{\bullet}}$$

したがって $r_{\bullet 1}$ ・ $r_{\bullet 2}$ ・ R_g せたは I_{B1} ・ I_{B2} ・ R_g を適当に述べば、この回答の出力インビーダンスは低

上記目的は、出力端子に負荷容量でを付加して広帯域にわたり出力インピーダンスを小さくし、また各トランジスタに逆ダーリントン接載のトランジスタを導入して得価的にエミッダ抵抗を無視できるほまで小さくし、出力インピーダンス特性が抵抗値で決まるようにして出力インピーダンスの変動のない回路を実現するととにより、達成される。

(作用)

第1図に示す本晃明の基本回路において、点線で囲まれた部分4が第4図従来回路のトランジスタQ, に対応し、また点線で囲まれた部分5が第4図従来回路のトランジスタQ, に対応している。

退抗 R₁,R₃ はそれぞれ点線で囲まれた回路 4。5の出力部分に接続されてかり、この出力部分での内部抵抗は非常に小さいことから抵抗 R₁,R₃ と R₂ だけでこの回路の出力インピーダンスを決めることができる。また、出力増子に負荷容量でを付加して高級での出力インピーダンスを低減している。

点額で選された部分 4 , 5 が出力増子で接続されていることから、負湯道がかかるようになっているのでトランジスタの動作範囲内では各トランジスタにより負湯運がかかり毎出力インピーダンスとなる。トランジスタの動作範囲以上の層でなった。出力増子に接続されている負債では、出力増子に接続されている。また、この回路では点額で囲された部分をいる。また、この回路では点額で囲まれた部分をいる。また、この回路では点額で出まれた部分をいる。

(突施例)

本発明の実施例を第2図により説明する。1は オペアンプであり、トランジスタQ,~Q。抵抗R₁~ R₅ は第1図の基本回路の各集子に対応する。

第2図ではパイプス回路を定て決議とし、トランジスク Q₅ を用いて構成している。また出力短絡保護のためトランジスク Q₄ , 抵抗 R₄ , R₅ からなる電流制度回路を付加している。

第3図は、第2図の回路に少ける出力インピー

となる。これに対し、第3図の出力インピーダンスの平均値は110mのを示して上記理論値とほぼ一致しており、かつ直流から100MBを以上までの広い局波数にわたり低い出力インピーダンス値が得られ、また入力部にオペアンプを接続して出力から負帰還を施すことにより直流成分においては高精度な個任精度が得られるようになった。

(発明の効果)

以上述べたように、本発明によれば、出力インピーダンスの変動が少なく、広い機破数範囲にわたり低出力インピーダンスの特性が得られるパッファ増幅回路が提供できる。

4. 図面の簡単な説明

第1図は本発明によるパッファ増福回路の一実施例を示す基本回路図、第2図は本発明による他の実施例を示す回路図、第3図は第2図の回路の特性例を示す図、第4図シよび第5図は従来技術を説明する回路図、第6図は従来のパッファ増福回路の説明図である。

(符号の説明)

ダンスの馬収益特性を例示している。第 3 図は、第 2 図の回路化ンける抵抗値を、 $R_1 = 100.R_2 = 110.R_3 = 110.R$

ととて、エミッタ内部級状について説明する。 トランジスタ Q₁、Q₂ のエミッタ内部抵抗をr_{e1}、 r_{e2}とし、トランジスタ Q₂ の電流増福率を J₂ とすると点談で細された部分 4 の出力インピーダ ンスは

$$2 = \frac{r_{o1}}{l_o + 1}$$

て示される。具体的な数値例を挙げると

$$r_{*1}=87\Omega(1_3=5mA)$$
, $l_2=200$

$$2 = \frac{87}{200+1} = 43 = 0$$

すなわちトランジスタ単体での出力インピーダンス(エミッタ内部抵抗)の約1/200 K小さくなっている。とのようKエミッタ内部抵抗が非常K小さくなることから、回路全体での出力インピ


$$Z_0 = \frac{R_1 \times R_3}{R_2} = \frac{10 \times 10}{1000} = 100_{\text{m}}\Omega$$

1 *** オペアンプ、 3 *** パイアス回路、 Q₁。Q₂。Q₃。Q₄ *** 第 1 ,第 2 。第 3 。第 4 のトランジスタ、 R₁、R₂、R₃、R₄、R₅、R₄、R₇、R₈、R₈、*** 独抗、 C.C₁、C₂、C₃ *** 負荷容量、IN*** 入力増子、 OUT***出力増子、 V_{co}、V₂₃ *** 被源。

代理人 弗爾士 水川塩







IN・・・ 入力直島子 OUT・・・- 出力 主筋子 Q_{1 、}Q_{2 、}Q_{3 、}Q₄ ・・- 第1.第2.第3.第4のトランジスタ Vcc 、V_{EE} ・・- 電 派

